您所在的位置:最新招聘信息 >全國職位信息 >數字前端工程師招聘信息

職位推薦:php工程師實習宿管英語培訓家具店長助理影城營業員移動營業廳營業員餐飲銷售電氣自動化設計投行經理車險理賠電力數據標注員臺塑裁判助理婚姻咨詢師

職位分類:不限

更多
更多:

已選條件:
數字前端工程師
清除條件
全選
申請職位

數字IC驗證工程師-杭州珠海艾派克微電子有限公司杭州-西湖區4-5萬/月10-16

學歷要求:本科|工作經驗:5-7年|公司性質:上市公司|公司規模:500-1000人

1. 根據需求說明書和設計spec制定項目驗證計劃,設計測試用例,完成IP級驗證環境搭建且完成相應的驗證工作;2. 完成功能覆蓋率和代碼覆蓋率分析并給出報告;3. 開發建立SoC系統級測試平臺并完成相應測試。任職資格:1. 本科及以上學歷,電子、微電子或同類其他相關專業;2. 5年以上相關工作經驗工程師;3.執行力強,能按時高質量負責的任務;4. 團隊合作能力強;5. 學習能力優秀,迅速接受新知識新技術。

立即申請
收藏

數字設計工程師北京芯格諾微電子有限公司北京-海淀區3-6萬/月10-16

學歷要求:碩士|工作經驗:3-4年|公司性質:創業公司|公司規模:少于50人

職位描述:1. 根據模塊規格要求,完成模塊詳細設計,完成模塊設計文檔的編寫;2. 對所負責的設計模塊進行詳細完備的功能驗證;3. 對模塊集成,驗證,調試,測試提供技術支持;4. 參與設計流程的其他部分工作,包括綜合,形式驗證,時序檢查等工作;5. 參與設計環境維護,解決流程問題,編寫腳本以提高工作效率;任職要求:1. 微電子,電子工程等相關專業碩士以上學歷;2. 兩年以上數字電路設計/驗證經驗;3. 熟悉大規模數字集成電路設計流程;4. 有扎實的數字電路基礎知識;5. 熟悉Verilog設計及仿真綜合等EDA工具;6. 有較好的英語讀寫能力;有較強的責任心,認真細致;有較強的自我驅動能力;有較強的自我學習能力;7. 具有實際流片經驗者優先。

立即申請
收藏

(社招)數字電路設計工程師(蘇州)蘇州諾存微電子有限公司蘇州3-4萬/月10-16

學歷要求:碩士|工作經驗:3-4年|公司性質:民營公司|公司規模:

參與Flash產品開發、設計與驗證,主要負責邏輯部分的設計和芯片驗證。

立即申請
收藏

數字前端開發工程師江蘇為是科技有限公司蘇州-工業園區1.5-3萬/月10-16

學歷要求:本科|工作經驗:3-4年|公司性質:合資|公司規模:50-150人

崗位職責:    1. 參與智能網卡芯片產品開發,負責模塊設計的性能、功耗、成本競爭力;2.參與芯片中數字邏輯電路的實現,保證電路功能正確,性能達標;3.負責RTL代碼編寫;4.負責模塊RTL的交付,配合驗證收斂問題,配合后端解決芯片時序問題;5.和驗證團隊合作輸出測試需求,評估驗證;任職要求:    1.通信、網絡、電子工程專業或計算機專業本科及以上;    2.具有扎實的數字電路設計的理論基礎;3.3年以上的數字設計經驗,精通Verilog硬件描述語言,對芯片端到端開發流程有深刻認識;4.具備豐富的ASIC設計或驗證、FPGA開發經驗;熟悉FPGA原型驗證,具有相關的FPGA集成、仿真、網表綜合、時序分析和優化、單板調試的經驗5.掌握以太網技術,熟悉TCP/IP etc. Protocol,了解TOE,RDMA等方面知識;    6.熟悉 PCIE,SATA,DDR,NAND Flash 相關接口的協議優先考慮;7.具備優秀的溝通能力和團隊合作能力。

立即申請
收藏

數字設計工程師意瑞半導體(上海)有限公司深圳-南山區3-4.5萬/月10-16

學歷要求:碩士|工作經驗:2年|公司性質:民營公司|公司規模:50-150人

工作職責: 1、開發汽車領域的數字IP和IC,芯片主要集中于感知和控制; 2、討論汽車芯片的產品規格, 架構設計, 軟硬件劃分, 模擬數字的功能劃分; 3、實現Product prototype,包括 SPEC 折衷和優化、RTL 編碼、DFT、DC綜合、PR布局布線、STA 和仿真/驗證; 4、創建模擬模塊的behavioral modelling ,并運行top level simulation; 5、負責項目數字研發設計和驗證計劃的組織和實施; 6、負責完整數字項目SPEC-量產的實現流程,及測試和應用支持。 基本要求: 1、電氣工程或科學專業的碩士學位;微電子、計算機、通信等相關專業優先。 2、 2年以上數字IC設計領域工作經驗; 有成功的數;旌螴C設計及量產經驗者優先。 3、 掌握RTL設計規則,熟悉仿真、SYN/DFG、STA、formal、Tmx等EDA工具的使用;有ICC/ICC2/innovus經驗者優先。熟悉UVM驗證方法學優先。 4、熟悉Verilog、VHDL、C、TCL、Perl等語言技能。 5、熟悉模擬模塊的behavioral modelling和top level simulation者優先。 6、有算法/系統級編程實現背景知識和經驗: Matlab、SystemVue、SystemC者優先 7、熟悉EDA技能(DC、DFT-Compiler、Simulink建模) 8、良好的學習新技術知識的能力。 9、必須具備良好的團隊合作理念。

立即申請
收藏

Lead Design EngineerCadence(上?请娮涌萍加邢薰)上海-浦東新區40-50萬/年10-16

學歷要求:碩士|工作經驗:2年|公司性質:外資(歐美)|公司規模:500-1000人

Cadence is the leader in hardware emulation-acceleration technologies and products.Our emulation-acceleration system platform is the most advanced industry-leading configurable scalable system, generation after generation, used in labs and data centers.Job Description:Responsible for designing, developing, modifying and productizing hardware based verification products.Perform as individual contributor on FPGA based design projects involving board design, RTL design, verification and documentation.Work on complex problems related to FPGA design, protocol or system integration level issues, electrical or timing closure issues, RTL design or verification methodologies. Create, maintain and track project schedules.Qualification:The position requires BSEE, or equivalent, with a minimum of 3 years of industry experience in designing hardware systems.Must have excellent communication skills, both written and verbal.Technical expertise in FPGA design for either Altera or Xilinx products is required.Knowledgeable in FPGA design methodologies including high speed design, serial protocols and FPGA timing closure is strongly recommended.Knowledge of USB3 & USB2 protocols and systems highly desired.In addition RTL design knowledge using Verilog or SystemVerilog is required along with experience in using RTL verification tools and flows.Verification using Cadence simulation products is desired.Experience with High Level Verification languages and methodologies such as SystemVerilog and UVM is desired.Experience with scripting languages like Python, Perl, TCL, and shell are strongly recommended.Experience with PCB tools is also desired.The ability to debug the FPGA board and system using standard lab equipment that includes logic analyzers and oscilloscopes is strongly recommended.

立即申請
收藏

IC數字前端開發工程師黑芝麻智能科技(上海)有限公司深圳-南山區1.5-4.5萬/月10-16

學歷要求:本科|工作經驗:1年|公司性質:民營公司|公司規模:150-500人

公司介紹黑芝麻智能科技(BlackSeSame)是國內自動駕駛芯片公司的領導者,我們開發的華山系列芯片是目前國內最強大的自動駕駛芯片,我們的產品已經開始給國內外多個汽車領導廠商供貨,我們正在跟國內幾乎所有的車廠和Tier1進行商務洽談,如果您有關注自動駕駛領域的硬件公司,黑芝麻的快速發展顯而易見。 我們成立于硅谷,在硅谷、新加坡、上海、深圳、武漢、成都有超過300名全職員工,60%以上的員工來自于清華大學、北京大學、中國科技大學、浙江大學、上海交通大學、哈爾濱工業大學等頂尖985高校。80%的員工擁有985/211的碩士學位,且大多有英特爾、高通、博通、海思半導體、中興微電子等知名企業的工作經歷,公司吸引了包括世界頂尖人工智能科學家黃浴博士在內的頂尖專家加盟。黑芝麻智能對所有的人才持歡迎態度,不論您是業界富有經驗的行業專家,還是有一技之長的職場新兵,我們都熱切的歡迎您的加盟,和我們一起開創自動駕駛行業的一段偉大歷程。黑芝麻希望持續成為行業的引領者,用“芯”改變世界! 我們為優秀員工提供了具有競爭力的薪資,對于符合要求的員工提供年度加薪和授予期權,我們同時免費為所有員工購買商業保險,也允許您為您的家人投保。我們提供各類交通和餐飲補助,提供年度帶薪的假期。對于年輕的員工,我們有專門的師傅給予專業的指導,基于我們的標準開發流程,和實際項目的歷練,您有望迅速成長為具備豐富開發和設計經驗的工程師,我們十分期待與您分享彼此的成長。 職位要求1-8年前端開發經驗;熟悉verilog硬件描述語言,有verilog編程經驗,有數字模塊設計或者系統集成相關經驗;熟悉SOC前端數字設計流程,熟悉并熟練使用相關的開發工具,如VCS/NC/verdi/nLint/DC/spyglass等等;熟悉常用的總線,例如ABMBA總線、OCP總線、local bus總線協議等;熟悉常用的低速接口如uart/i2c/jtag/spi/mdio/pwm/gpio等;熟悉FPGA原型驗證,具有相關的FPGA集成、仿真、網表綜合、時序分析和優化、單板調試的經驗;熟悉至少一種腳本語言,如tcl/perl/pythan等,有相關腳本開發經驗; 以下項目中,如有一項或者多項符合,將會優先考慮: 熟悉計算機體系結構,有過模塊設計經驗; 熟悉ARM 架構,熟悉AMBA總線(ACE、AXI、AHB、APB);熟悉各種DDR協議,例如DDR2/DDR3/DDR4/LPDDR3/LPDDR4;熟悉芯片級時鐘,復位模塊的設計 ;掌握低功耗設計流程,能編寫cpf/upf;熟悉常用的存儲接口如SD/NAND/DDR等;熟悉常用的高速接口如USB/PCIE/MIPI/HDMI/GMAC等;熟悉ARM系列處理器,例如cortex-A系列和cortex-R系列,具有處理器開發和驗證經驗更佳;具備多媒體芯片開發的經驗,有GPU/video codac/ISP/圖像前后處理相關開發經驗的優先; 工作描述根據需要,承擔SOC芯片內部的功能模塊開發和仿真工作;根據需要,承擔子系統級、芯片級系統集成工作;根據需要,承擔時鐘方案、管腳方案方案設計和代碼編寫工作;根據需要,承擔低功耗方案設計/代碼編寫/cpf編寫等相關工作;根據需要,承擔模塊/系統的FPGA原型驗證;根據需要,負責nLint/CDC等規則檢查;根據需要,承擔IP技術評估、IP集成和仿真、IP應用支持的工作;根據需要,承擔腳本開發、更新和維護的工作;根據需要,承擔block/top RTL版本交付的工作;根據需要,承擔基本電路、典型模塊的預研工作;根據需要,承擔相應的樣片測試,系統聯調的工作;根據需要,編寫輸出各種方案、手冊、報告等文檔;

立即申請
收藏

數字集成電路設計工程師飛昂創新科技南通有限公司南通1.5-2.5萬/月10-16

學歷要求:碩士|工作經驗:1年|公司性質:合資|公司規模:50-150人

職位描述:工作職責:本職位主要是芯片數字電路設計開發,并參與芯片的各個設計階段,包括系統分析,時序分析,形式驗證,DFT,FPGA測試以及芯片測試。職位要求:1. 電子工程,微電子,計算機,通信等相關專業;2. 精通 Verilog HDL,有扎實的數字電路基礎知識,熟悉數字驗證方法學,會systemverilog,熟悉芯片開發流程,熟悉常用的仿真綜合等EDA工具;3. 熟悉C/C++語言,熟悉Perl/shell腳本語言;4. 英語CET—4級以上,能夠熟練的閱讀英文開發資料;5. 具備良好的文檔編寫能力和習慣,能夠編寫規范的概要和詳細設計文檔;6. 具備良好的溝通與協調能力,良好的團隊合作意識,強烈的責任感及進取精神;7. 具有以下一項或多項經驗者優先:a) 有數字信號處理,數字通信,音頻處理,或者外設(USB,MIPI等)設計經驗;b) 有低功耗設計經驗、有PON、DSP經驗優先考慮。

立即申請
收藏

數字前端設計工程師上海來遠電子科技有限公司上海-浦東新區1.5-2萬/月10-16

學歷要求:本科|工作經驗:2年|公司性質:民營公司|公司規模:少于50人

崗位職責:1、協同模擬電路設計工程師,共同完成數模接口設計;2、協同固件工程師,共同完成軟硬件接口設計;3、參與數字電路的前仿真和后仿真;4、參與數字電路的邏輯綜合,形式驗證,靜態時序分析;5、參與數字電路的FPGA驗證;6、撰寫設計文檔,參與撰寫產品配套文檔。7、參與配合后端部門、產品測試部門完成流片和量產等工作;任職要求1、 擁有2年以上數字電路設計經驗;2、參與的設計有1次以上成功流片經驗;3、扎實的數字電路設計基礎,能熟練使用verilog進行設計;4、對嵌入式軟件有一定的了解;5、有良好的溝通和協助能力;

立即申請
收藏

數字設計高級工程師上海尤順生態科技有限公司上海-奉賢區1.5-2萬/月10-16

學歷要求:碩士|工作經驗:2年|公司性質:民營公司|公司規模:150-500人

崗位職責:1、定義和設計芯片模塊結構并編寫設計規范及檢測程序; 2、rtl級代碼的編寫及仿真驗證; 3、相關測試平臺的搭建及芯片級測試驗證;4、調試、驗證及產品導入;5、團隊建設。崗位要求: 1、微電子及相關專業專業研究生以上學歷,有成熟成功產品設計經驗的不限; 2、兩年以上數字電路設計經驗,學位論文以數字電路設計為主要內容的不限; 3、熟悉相關操作系統和軟件,掌握相關硬件編程語言; 4、有一定的項目或部門管理經驗者優先; 5、有成功的產品經驗或電源行業芯片技術開發驗者優先; 6、待遇從優,遵守尤順環境辦公區域禁止吸煙規定。

立即申請
收藏

EDA產品研發硬件工程師-Power杭州行芯科技有限公司杭州-濱江區1.5-4.5萬/月10-16

學歷要求:本科|工作經驗:2年|公司性質:創業公司|公司規模:50-150人

1.負責EM-IR軟件質量測試,確保產品在芯片設計流程中可以正確工作,實現各個步驟的設計目標并滿足性能要求,簽字認可產品發布相關結果,反饋問題并進行跟蹤;                                                                                                                     2.負責開發軟件的功能測試、性能測試、流程測試、應用案例測試結果分析,并編寫測試報告,對測試結果負責;3.參與從RTL到GDSII的后端物理實現,包括PnR,Timing/Power Signoff等;4.負責BUG跟蹤管理,研究制定EM-IR工具新功能的測試方法;5.進行靜態和動態IR drop分析,EM分析,相關功能分析和研究;6.軟件數據性檢查功能驗證,GUI呈現效果驗證,誤差統計及圖譜分析。7.技術文檔編寫、實施方案、設計總結等。任職要求:(1) 微電子、電子工程等相關專業本科及碩士以上學歷,2年以上工作經驗(2)有使用redhawk,voltus,pt-px使用經驗者優先;(3)深入了解功耗、時序分析優化,有數字芯片設計經驗優先;(4)有腳本設計經驗及自動化測試經驗者優先;(5)掌握主流文件標準如verilog/lef/def/spef/dspf/sdc/lib(nlpm,ccs)/vcd/saif/fsdb及techfile等;(6)能夠讀寫中英文文檔。

立即申請
收藏

數字芯片設計工程師華芯微特科技有限公司長沙1.5-2.5萬/月10-16

學歷要求:本科|工作經驗:5-7年|公司性質:創業公司|公司規模:50-150人

 1、從事MCU前端設計與開發; 2、負責數字電路模塊的RTL實現及系統整合; 3、負責芯片的FPGA驗證、綜合、時序分析、功耗分析、形式驗證等工作; 4、完成相關設計文檔的編寫和整理。任職要求:1、微電子相關專業本科及以上學歷,從事數字IC設計工作5年以上;2、熟悉芯片開發設計流程,具備實際流片經驗;3、熟悉verilog或system verilog硬件開發語言,能獨立完成模塊的設計與RTL編碼工作;4、熟練掌握Synopsys或Cadence等主流EDA設計工具,能獨立完成網表綜合、配合后端進行timing分析與修正;5、具備一定的腳本編程能力,perl, tcl, shell等;6、具有ARM cortex-M0/M4開發經經驗,熟悉電機驅動,TFT屏幕驅動的優先考慮。

立即申請
收藏

數字前端驗證工程師江蘇華創微系統有限公司南京-江北新區35-70萬/年10-16

學歷要求:本科|工作經驗:2年|公司性質:國企|公司規模:

崗位職責:負責數字模塊、IP和SoC芯片的前后仿真驗證;根據芯片設計規格制定驗證方案,搭建基于UVM的驗證平臺/FPGA驗證平臺/硬件加速驗證平臺;編寫驗證用例,完成功能、性能仿真驗證,負責驗證過程中的Bug定位;負責芯片驗證相關文檔編寫任職條件:大學本科及以上學歷,電子、通信、控制及自動化、計算機等相關專業;有IC驗證工作經驗;熟悉嵌入式SoC架構,熟悉AXI/AHB/APB等總線協議;熟悉PCIe、RapidIO、GMAC控制器、DDR和Serdes接口之一優先;熟悉SystemVerilog、C語言;熟悉perl/tcl、cshell編程;熟悉UVM驗證方法;熟練使用Unix/Linux平臺VCS、Verdi等驗證EDA工具; 良好的溝通能力和團隊合作精神,工作細致耐心。

立即申請
收藏

IC Frontend design engineer(芯片前端設計工程師)臺積電(南京)有限公司南京-浦口區28-33萬/年10-16

學歷要求:碩士|工作經驗:1年|公司性質:外資(非歐美)|公司規模:

1. RTL synthesis, SDC/UPF verification, low power design implementation for advanced technology chips.2. Design flow/methodology development and innovation for front-end design challenges.3. Be responsible for RTL verification, synthesis, low power design, and STA/timing closure works for customer’s projects and internal system test chips.1. MS or above in EE, CS related fields. Experience in Digital IC design flow (from Synthesis, DFT, MBIST, Formality, STA), RTL design, RTL verification is plus.2. New graduate or 3+ years working experience.3. Familiar with EE CAD tool such as Design compiler, DFT complier, MBIST, n-Lint, Verdi, Verilog tools/flows.4. Familiar with tcl/Perl/Python program.

立即申請
收藏

數字實現工程師(STA/Integration)上海勵馳半導體有限公司上海-浦東新區12-30萬/年10-16

學歷要求:本科|工作經驗:1年|公司性質:民營公司|公司規模:150-500人

職責描述: 1.SoC top-level RTL design and integration 2.Develop SoC RTL integration and front-end implementation flow 3.SoC top and subsystem level SDC/UPF development 4.SoC top and subsystem level LINT, CDC, SYN, LEC, CLP, STA, Power Analysis etc 5.Netlist delivery and quality check 6.Co-work with DFT and BE engineers to achieve timing closure 7.Achieve special timing signoff, including IO, clock-generator, high-speed asynchronous bus etc 任職要求: 1.BS or above in EE, CS 2.Familiar with digital circuit design and verilog/system verilog RTL coding 3.Familiar with IC Front-end EDA tools such as Synopsys(DC/PT/Formality), Cadence(Genus/Tempus/Conformal) 4.Familiar with scripting languages such as Python, Perl, Tcl etc 5.Experience of UPF (IEEE-1801) based low power design is a plus 6.Good understanding of advanced timing methodology concepts like SI, PBA, AOCV, SOCV etc 7.Understand the impact of improving placement, routing, cell sizing, buffering, logic optimization, etc. to design timing 8.Experience of DFT design is a plus

立即申請
收藏

ASIC前端設計高級工程師(RFD)4757展訊半導體(南京)有限公司南京-浦口區2-4萬/月10-16

學歷要求:碩士|工作經驗:3-4年|公司性質:外資(非歐美)|公司規模:

崗位職責:1、負責無線通信芯片射頻相關的數字設計; 2、參與無線通信系統中射頻相關數字處理的架構和方案設計; 3、完成模塊級結構設計,RTL實現以及相關驗證工作;4、參與分析和優化芯片功耗、面積和性能; 5、參與FPGA原型驗證系統設計和調試工作; 6、參與芯片Bringup測試和支持芯片量產工作。 任職資格:1、電子,通信或計算機等關聯專業碩士及以上學歷; 2、3年以上相關工作經驗; 3、有射頻芯片相關開發經驗者尤佳; 4、較強的英文讀寫能力及團隊協作精神; 5、熟悉無線通訊原理和實現技術、熟悉低功耗設計,優先考慮。

立即申請
收藏

DFT工程師葦創微電子(上海)有限公司上海-浦東新區2.5-3.3萬/月10-16

學歷要求:本科|工作經驗:3-4年|公司性質:民營公司|公司規模:少于50人

1.負責集成電路SCAN/MBIST的插入和實現;2.協助PD完成SCAN/MBIST的靜態時序分析; 3.完成SCAN/MBIST的前仿真和后仿真;4.協助ATE工程師完成SCAN/MBIST pattern的ATE調試。任職要求: 1.電子工程、通信、半導體等相關專業,本科以上學歷; 2.兩年以上DFT開發經驗;3.熟悉Mentor Shell工具優先;4.做事有條理,善于歸納,總結分析;具備較強的邏輯思維能力,有較強的責任性,工作適應性強。

立即申請
收藏

數字前端工程師奧比中光科技集團股份有限公司深圳-南山區3-6萬/月10-16

學歷要求:碩士|工作經驗:3-4年|公司性質:民營公司|公司規模:500-1000人

崗位職責:1. 模塊級設計、仿真、調試,IP核集成和調試;2. 協助RTL的綜合和優化,協助完成timing closure以及formality;3. 支援FPGA原型驗證;4. 參與timing violation的分析,與P&R工程師一起完成時序收斂。崗位要求:1. 電子電路相關專業碩士學位;2. 熟悉ASIC前端設計流程,掌握相關的EDA工具;3. 熟悉APB/AHB/AXI規范;4. 能夠解決具體的仿真、集成、時序問題;5. 熟悉時序的概念和SDC約束;6. 自我驅動,并具備團隊合作精神;7. 加分項一:熟悉圖像處理的相關知識;8. 加分項二:熟悉腳本語言Perl和Tcl。

立即申請
收藏

數字前端設計工程師廣東高云半導體科技股份有限公司濟南-高新區0.8-1.5萬/月10-16

學歷要求:本科|工作經驗:1年|公司性質:民營公司|公司規模:150-500人

1.負責IP核的研發、測試等相關工作2.負責IP核文檔的編寫3.負責IP核Verilog HDL代碼設計、仿真4.分析并解決開發和測試過程中的問題,FPGA資源及時序的優化任職要求:1.精通Verilog HDL或VHDL語言2.兩年以上相關開發工作經驗,熟悉Altera或Xilinx FPGA開發流程(仿真,綜合,布局布線,時序分析),具有一定的相關平臺開發經驗,熟練使用相應的綜合、實現、仿真工具(包括第三方的Synplify Pro、ModelSim、VCS等)3.能熟練讀懂各類標準協議的英文數據手冊,能夠獨立完成指定功能的程序設計4.工作態度認真、負責,能獨立完成設計任務,具有良好的溝通能力和團隊協作能力5.有Serdes,SGMII,XAUI,PCIE開發經驗者優先;熟悉linux操作系統,熟悉腳本語言者優先

立即申請
收藏

IC集成工程師(社招)合肥兆芯電子有限公司合肥-高新區20-40萬/年10-16

學歷要求:碩士|工作經驗:2年|公司性質:民營公司|公司規模:150-500人

1. 參與最新工藝下IC Integration相關工作(TOP級SPEC制定、模塊集成、TOP級仿真、TOP級相關文檔的編寫、綜合、DFT/ATPG、LEC、STA分析等);2. 制定TOP級的FPGA以及ES測試SPEC,并協助FPGA以及ES驗證;3. 協助芯片系統級的調試,協助機臺測試人員完成測試向量的產生。任職要求1. 集成電路工程、微電子、電子科學與技術等相關專業,碩士及以上學歷或本科有相關工作經驗;2. 能熟練使用Verilog硬件開發語言及UVM硬件驗證語言,了解Assertion;3. 熟悉邏輯仿真以及調試工具的使用,如Vim/Gvim、Verdi、VCS;4. 熟悉Xilinx工具以及FPGA驗證流程;5. 具有閱讀英語技術資料的能力;6. 熟悉數字設計工具,如Design Compiler、Prime Time;7. 了解LEC、Lint、CPF/UPF、Spyglass Series、Tetramax、Tessent、Silot、PTPX等EDA tools;8. 了解上層C語言及腳本語言,如Perl、Make、TCL;9. 了解ARM(CPU、AXI、AHB)、PCIe、STA、NAND、DRAM、SMB、SPI、UART、JTAG協議者優先;10. 工作認真細致、責任心強、具有良好的溝通能力以及學習能力、為人正直誠信、較強的協調能力,以及團隊合作意識。福利待遇:五險一金、14薪、年終獎金、績效獎金、定期體檢、節日/生日/婚育等禮金、員工旅游、專業培訓、員工公寓、餐補、購房福利、帶薪年假、安親假等。

立即申請
收藏

全選
申請職位
到第確定

精英競拍匯-中高端人才求職平臺

互聯網專場
招聘職位: 后端開發,前端開發,移動端開發,測試,產品/設計/運營
金融專場
招聘職位: 財務審計,合規與風險控制,后臺運營,投行,銷售
房地產專場
招聘職位: 房地產開發,建筑工程,規劃設計,商業,市場營銷
汽車專場
招聘職位: 汽車新能源,軟件與汽車電子,生產制造,質量管理,供應鏈管理
高清无码中文字幕无线,中文乱码字幕,日本二道本高清视频不卡,欧美人与禽交片免播放